Модуль SVP-735

Интерфейсы

Передняя панель:
  • USB 2.0 (mini-USB)
  • JTAG FPGA
Разъём VPX (P0):
  • IIC
  • REF_CLK
  • AUX_CLK
Разъём VPX (P1):
  • 4 × MGT x4 или 4 × Serial RapidIO x4 или 4 × PCI Express x4 или 4 × Aurora x4
Разъём VPX (P2):
  • MGT x4 или Serial RapidIO x4 или PCI Express x4 или Aurora x4
  • LVDS x24
  • Gigabit Ethernet
Разъёмы на плате модуля:
  • FMC HPC (Single-Width)
  • JTAG FMC

Технические характеристики

Программируемая логика

  • FPGA Xilinx Kintex UltraScale/UltraScale+ в корпусе FFVA1517 из ряда:
    • XCKU060/085/115; (опции поставки)
    • особенности каждой из основных FPGA:
      • свыше 1,1 млн. логических ячеек;
      • 5520 блоков умножения с накоплением;
      • 2160 блоков RAM Xilinx BlockRAM по 36 кбит;
      • 24 узла тактирования CMT (1 × MMCM + 2 × PLL);
      • до 6-и аппаратных ядер PCIe 3.0 x4.

Память

  • Четыре независимых 16-ти разрядных банка памяти DDR3-1600 SDRAM общим объёмом до 2 Гбайт
  • Пользовательская память SPI NOR Flash объёмом 16 Мбайт
  • Конфигурационная память 16 бит NOR Flash объёмом 128 Мбайт со следующими характеристиками:
    • скорость чтения до 160 Мбайт/с;
    • при FPGA XCKU060/085 возможность хранения до 4-х файлов;
    • при FPGA XCKU115 возможность хранения до 2-х файлов.

Тактирование

  • Опорные кварцевые генераторы со следующими характеристиками:
    • 100 МГц (для MGT интерфейсов FP VPX);
    • 125 МГц и 200 МГц (глобальное тактирование FPGA).
  • Синтезатор сетки произвольных частот MGT интерфейсов FP на разъём VPX P1, REAR на разъём VPX P2, MGT FMC c возможностью синхронизации сигналом REF_CLK VPX 25 МГц
  • Приём сигнала AUX_CLK VPX в FPGA модуля

Отладочные интерфейсы FPGA

  • Отладочный COM-порт, выведен на переднюю панель посредством интерфейса USB 2.0
  • Буферизованный JTAG IEEE 1149.1 FPGA на передней панели

Разъёмы VPX

  • Разъём P0:
    • поддержка I2C по линиям SCL, SDA;
    • сигналы тактирования REF_CLK частотой 25 МГц для MGT и FPGA;
    • сигналы тактирования AUX_CLK ко входу GCK FPGA;
    • поддержка географической адресации (GA0–GA4);
    • обработка сигнала системного сброса SYSRESET#.
  • Разъём P1:
    • реализация FP1–4 по LAN4 (пластины 1–16):
      • до четырех каналов PCIe 1.0/2.0/3.0 x1/x2/x4 (аппаратные ядра PCIe + MGT, начиная с FPGA XCKU085/115, только 3 ядра в XCKU060);
      • до четырех каналов SRIO x1/x4 3,125 Гбит/с;
      • до четырех каналов Xilinx Aurora до x4 6,25 Гбит/с (программные IP-ядра Xilinx + MGT). (IP-ядра приобретаются отдельно)
    • Подключение линии REF_CLK_SE ко входу тактирования FPGA.
  • Разъём P2:
    • четыре полнодуплексных пары MGT, до 10 Гбит/с в паре, конфигурируемые в проекте FPGA для поддержки интерфейсов: Программные IP-ядра Xilinx в комплект поставки не входят и приобретаются дополнительно
      • SRIO x1/x4;
      • Aurora до x4;
      • XAUI x4 (программные IP-ядра + MGT). (IP-ядра приобретаются отдельно)
    • 20 двунаправленных пары LVDS с пропускной способностью пары до 1 Гбит/с или 40 линий КМОП 2,5 В до 100 МГц

Соответствие стандартам

  • ANSI/VITA 46.0-2013 VPX Base Standard
  • ANSI/VITA 46.3-2012 SRIO on VPX Fabric Connector
  • ANSI/VITA 46.4-2012 PCIe on the VPX Fabric Connector
  • ANSI/VITA 46.6-2013 Gigabit Ethernet Control Plane on VPX
  • ANSI/VITA 57.1-2010 FPGA Mezzanine Card (FMC) Standard
  • ANSI/VITA 65-2010 (R2012) OpenVPX System Standard

Субмодуль FMC

  • Поддержка установки мезонинного субмодуля FMC одиночной ширины (Single Width)
  • Стыковочная высота FMC: 10 мм
  • Интерфейс субмодуля FMC HPC:
    • 80 пар LVDS, общая пропускная способность до 80 Гбит/с;
    • 8 дуплексных мультигигабитных пар MGT до 10 Гбит/с, подключенных к FPGA;
    • поддержка двух линий глобального тактирования LVDS.
  • Поддержка JTAG 3,3 В с автоматической коммутацией канала
  • Поддержка сигналов I2C (IPMI FMC), PRSNT, PowerGood
  • Соответствие стандарту ANSI/VITA 57.1-2010 FPGA Mezzanine Card (FMC) Standard по требованиям к питающим напряжениям и токам нагрузки субмодулей FMC
  • Уровень напряжения по линиям VADJ/VIO_B_M2C +1,8 В
  • Реализация подключения VREF_A/B_M2C к FPGA

Энергопотребление

  • Потребляемая мощность модуля обработки данных до 75 Вт (без учета FMC)
  • Распределение потребляемой мощности по линии питания: +12 В (VS1): до 6,25 A (75 Вт) (при полной нагрузке, без учета FMC)

Условия эксплуатации

  • Охлаждение: воздушное или кондуктивное
  • Диапазон рабочих температур: коммерческий (0...+50 °С) или индустриальный (−40...+85 °С)
  • Температура хранения: −40...+85 °С
  • Влажность:
    • до 85 % без влагозащитного покрытия;
    • до 98 % с влагозащитным покрытием. (опция поставки)
  • Возможность нанесения влагозащитного покрытия для жёстких условий

Размеры

  • Форм-фактор: VPX 3U в слот 1"
  • Размеры: 160 × 100 × 25,06 мм


Назад в раздел